DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2003 EPO. All rts. reserv.

5742628

Basic Patent (No.Kind, Date): JP 61222254 A2 861002 (No. of Patents: 001)

SEMICONDUCTOR MEMORY DEVICE (English)

Patent Assignee: TOKYO SHIBAURA ELECTRIC CO

Author (inventor): 11ZUKA TETSUYA IPC: #H01L-027/10; G11C-011/40 Derwent WPI Acc No: *G 86-301209;

Language of Document: Japanese

Patent Family:

Applic No Kind Date Kind Date Patent No

A 850328 (BASIC) JP 8562110 JP 61222254 A2 861002

Priority Data (No,Kind,Date): JP 8562110 A 850328

DIALOG(R) File 347: JAPIO

(c) 2003 JPO & JAPIO. All rts. reserv.

!mage available 02008154 SEMICONDUCTOR MEMORY DEVICE

PUB. NO.:

61-222254 [JP 61222254 A]

PUBLISHED:

October 02, 1986 (19861002)

INVENTOR(s): IIZUKA TETSUYA

APPLICANT(s): TOSHIBA CORP [000307] (A Japanese Company or Corporation), JP (Japan)

APPL. NO.:

60-062110 [JP 8562110]

FILED:

March 28, 1985 (19850328)

INTL CLASS:

[4] H01L-027/10; G11C-011/40

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components); 45.2

(INFORMATION PROCESSING - Memory Units)

JOURNAL:

Section: E, Section No. 483, Vol. 11, No. 61, Pg. 125,

February 25, 1987 (19870225)

ABSTRACT

PURPOSE: To make it possible to implement high integration of elements, by providing transfer gate transistors on driver transistors so that they are over lapped.

CONSTITUTION: The voltages of a pair of bit line BL and the inverse of BL are made to be a power source voltage or a high voltage similar to the power source voltage. Data are kept by transistors T(sub 1)-T(sub 4) by this method. In the writing operation, at first, a word line WL is made to become a high potential and the transistors T(sub 3) and T(sub 4) are conducted. The bit lines BL and the inverse of BL are made to be H/L or L/H in correspondence with the data. Thus, the state of the flip-flop of the transistors T(sub 1)-T(sub 4) is determined. Then, the potential of the word line is lowered, and the transistors T(sub 3) and T(sub 4) are made nonconducting and are returned to a high potential together with the bit line. In the reading operation, at first, the word line is made to be the high potential, and the transistors T(sub 3) and T(sub 4) are made to be a conducting state. The decrease of either potential of the bit line BL or the inverse of BL is detected in corre spondence with the state in a memory cell, and the data is read out. Thereafter, the word line is returned to the low potential, and both bit lines BL and the inverse of BL are returned to the high potential.

®公開特許公報(A)

昭61-222254

@int_Cl.4

维别記号

庁内整理番号

母公開 昭和61年(1986)10月2日

H 01 L 27/10 G 11 C 11/40 6655-5F 7230-5B

審査請求 有 発明の数 1 (全5頁)

9発明の名称 半導体記憶装置

⊕特 顧 昭60-62110

砂出 膜 昭60(1985)3月28日

0克明者 板塚 哲敬

川崎市奉区小向東芝町 1 番地 株式会社東芝総合研究所内

株式会社東芝 川崎市幸区堀川町72番地

①出 關 人 株 式 会 社 東 之 川崎(m) の代 理 人 弁理士 鈴江 武彦 外2名

93 #E *

1.発明の名称

小哥你記憶装置

2.特許請求の範囲

- (i) 双安全状型を有するメモリセルが半導体基 収上にマトリタス状に配置された半導体配像装 世において、メモリセルのトランスファゲート トランジスタをドライバトランジスタ上に重な るよりに設けたことを特殊とする半導体配像祭
- (2) ドライベトラングスタが半導体基板投資のフィス、ドレイン領域と、これら領域を介しても領域のティートを受けられたが一十年をから構成とつつトラングスタが出版を介しており、クリスタがでート上に浮い色を設定して行うのでは、アートとに対して対して行うのでは、アートの対しているとのでは、アートを受けられたが一十年間によりのでは、アートの対しているととを登せたする特別はののでは、アートの観点にいるととを登せてる特別はありません。

西第1項記載の半導体記憶装置。

- (3) トランスファゲートトランジステのリーク 電池をドライベトランジステのそれより高くし、 ピット被電位が低レベルになる時間長を所足値 以上に設定し、各人のメモリセルに固有の電源 配銀を省略したことを特徴とする特許前求の認 開第1項記載の半導体記憶装置。
- 3.発明の評細な既明

(発明の技術分野)

本発明は単導体配信接触に関し、特にメモリ セルのトランスファゲートトランツスタの配置 に改良を加えたものである。

(発明の技術的背景)

従来、リフレッシュ動作の不要を半導体配性 鉄度としては、第3回及び割4回化示すものが 知られている。ことで、第3回は1セル分の平 面図、第4個はその回路図を示す。

遊化かいて、T₁ , T₂ は一対のドライバト ランソスタでもる。ことで、トランジスタT₁ のドレイン質域 (D₁) 1はトランジスタT₂ のゲ

特記フリップフロップ回路の各ノードには、 夫々トランスファゲートトランジスタで。「T。 が接便されている。これらトランジスタで。「T。 は、メモリセル内部のアータと疑記セット部分 のアータの中身とりを行う。これらトランジス タで。「T。の失々のゲート電医の(G。)」。 (O4) は、ワード語(WL)に接続されている。 また、何トランジスタで。「T。のドレイン領 は10(D。)、11(D4)は、夫々コンタクトティー ア、モ介してピット線(BL、BL)に接続さ

(秦明の目的)

本発明は上記事情に鍛みてなされたもので、 君子の高集徴化を図ることのできる半導体記憶 装置を提供することを目的とする。

[発明の概要]

本発明は、トランスファゲートトランジスタ モドライベトランジスタ上に重なるように設け ることによって、常子の高集費化を図ったこと を骨子とする。

[発明の実施例]

以下、本発明の一実施例を第1回、第2回及び第5回を参照して説明する。ここで、第1回 は本発明に係る半導体記憶基度を構成する1つ のメモリセルの平面回、第2回は第1回のX-Y-X銀に配う新面回、第5回は向ノモリセル の回路回である。

图中の21は、例えばP型のシリコン番板で ある。との番板21の表面にはフィール P取化 度22が設けられている。とのフィール P取化 度22で囲まれた番板21の菓子領域には、P れている。夏に、トランピスタで、、で、のソース領域 12(8,),13(8,)は、失々コンタクトナ。、7。を介して高低抗衆子B。、B。に殺彼されている。なか、7、はトランピスタで。のアレイン領域 3 とトランピスタで、のゲート電振 4 とのコンタクトを示す。

なか、上記袋壁にかいて、トランジスタで! ・
で! のゲート電低 4 , 2 と、トランジスタで! ・
で. のゲート電低 6 , 3 を兼ねるワード線は夫
々多給品 シリコンからたり、第1 周目に形成されている。また、高銭抗衆子 3 。, 8 。 6 央々
多給品 シリコンからなり、第2 層目に形成されている。

(智慧技術の問題点)

しかしながら、従来の半導体記憶袋屋によれば、高抵抗ホテ島」とトランジスタで。 が天々重なった 構造を有するものの、 4 個のトランジスタで、 ~ T、 モ 2 次元上に配金するため、 余子の集長 度を向上するととが困難である。

ライベトタンジスタで、のN⁺型のツース領域(8i) 23、アレイン領域(Di)24及びドライベトラ ンジスタで。のN⁺型のツース領域(8i)255、ド レイン領域(Di)36 が失々設けられている。的 記ソース、ドレイン領域23、24間のティネ ル上には、多結品シリコンからなるケート電極 (Oi)27がゲート結最終23を介して設けられ ている。一方、ソース、ドレイン領域23、24 26間のティネル上には、多結品シリコンから なるゲート電価(Oi)29がケート結果概を介し て設けられている。

的記トランジスタで、、で、上には、トランスファゲートトランジスタで、、で、が重なるように設けられている。即ち、トランジスタで、のゲート包括21上には、厚い酸化膜20を介して何えば多拍品シリコン席をレーデーアニーリング等により再結品化して得られる薄膜層21が設けられている。具体的には、パー型のソース(以次(3。)32、アレイン領域(D。)32が設けられている。とのソース、アレイン領域22、

』 3 間のテャネル上には、ゲート絶縁膜 3 √を 介して多結長シリコンからなるゲート 電磁(Q,) 』 5 が設けられている。とのゲート電磁 3 5 は クード級(WL)に接続されている。

ととで、前記ソース、 アレイン 領域 ままり J J は、ゲート電振 J δ 比対して自己兼合的に 形成されている。前記ドレイン侵壊まるだは、 コンタクト 36, を介してピット値(BL) 3 7 が被視されている。また、トランスファゲート トランジスタで。もトランジスタで。 と同様な 構造となっている。無1囚にかいて、ままは別っ 型のソース領域(8』)、 3 9 仗 N⁺型の P レイン 気状(D,)を、4のはゲート電圧(O,)を、41 は Yレイン保装 3 タとコンタクト 38。を介して 級択するビット級(\overline{BL})を示す。なか、第1図にかいて、コンチクト 36, でトランジスタ T : の Yレイン 仮味 (D;)3 4 とトラン ピスタ て。の電信 (G.)まがとトランジスタで。のソー ス領状(8。)38とが袋疣し、コンタクト 36。 で トランジスタで。のアレイン領域 (Da)3dとト

ラナータに応じてH/L 又はL/H にすることによりトランジスタで、~ T。のフリップフロップの状態を決める。 次に、ワード線を位を、アンシンタで、、ない、アード線を使し、 要して、 要を共に高電位に、サインジングでは、 まずワード線をはない。 サインジングでは、 まずワード線をはない。 B L では、 B L ではないで、アード線をはないに、アーチを観からでは、フード線をははに戻し、 B L で、 B L を共に高電位に戻す。

しかして、本発明によれば、以下に示す効果 を有する。

① トランスファゲートトランジスタ T 。 ・ T 。 を ドライペトランジスタ T 。 ・ T 。 上 に 失 * 重なるように 設けるため、 2 次 元 平断上 に 2 個のトランジスタの 告波 でメモリセルが 実現で き、 従来と比べ的 2 倍の 集 限度を 符るととができる。

の ドライバトランジスタのコンアクタンスと

ランジスタで。のゲート電板 (O,)87とトランジスタで。のソース保装 (S,)82とが張鏡されている。

次化、放送した構造の装置の動作展理化づい て述べる。トランジスタで。,で。は、ワード 継が低レベルに る場合、N チャネルの MOS l ランジスタであるから非導通状態にあるが、 登 少なりーク電流が存在する。この電流の値は、 通常、 ドライベトランジスメエ。 ,T。 のりー タ電池よりも大をい。従って、ピット推対8L。 **国工を電影電圧文社それに示じた高い電圧にし** てかくごとにより、トランジスタで; とトラン **リスタ(魚荷米子)TL、及びトランジスタ** てぇととランジスタ(魚荷米子)で。で2級の インペータ対が出来上がり、これらがフリップ フロップ回路を形成している。これにより、ト ランジスメモ」~T。でアーメを保持すること ができる。ととで、安全込み動作は、まず、ワ ニャ級甲Lを高電位にしてトランジスタマピリ て。を再通せしめ、ピット語BL,8Lを奪込

② ピット語の呼遊客量が小さく高速動作しや すい。従来(第3回)のよりにピット線が振台 野量をもった場合と比べ、絶景質に取り囲まれ ているため、浮遊容量が低めて小さい。従って、 メモリテイズが小さくなることによりピット線 長が短いことと合まって、ピット線全体の容量 を小さくするため、高速動作を実現できる。

特額昭61-222254 (4)

メモリセルのフリップフロップの負荷として従来のように高抵抗のポリシリコン語で実現し、本用の Vcc の電母配益に接続する応用にも連用可能で、上記①~③のメリットは生かされる。

(発明の効果)


以上弊述した如く本類別によれば、素子の高 集費化を図ることが可能な単導体配信数置を扱 供できる。


4回回の歯斗な説明


第1因は本発明の一実的例に係る半導体記憶 鉄度のメモリセルの平面図、第2回は第1回の X-Y-X級に沿り断面図、第3回は使来の半 導体記憶鏡便のメモリセルの平面図、 第4回は 同メモリセルの回路図、 第5回は第1回のメモ リセルの回路図である。


ま1 -- P 銀のシリコン基板、ま3 -- アイール P 液化膜、ま3 , ま6 , ま2 , ま8 -- № 銀のソ -- ス価値、ま6 , ま6 , ま2 , ま5 -- № 頭のヤ レイン領域、ま7 , ま3 , ま5 , 45 -- ゲート 電板、2 4 、3 4 …ゲート絶数減、3 0 … 輝い 酸化族、3 1 …存底層、 26_{1 、}38₈…コンタクト、 3 7 、4 1 … ピット箱。

出版人代理人 分理士 始 红 矣 . 参









DIALOG(R)File 345:Inpadoc/Fam. & Legal Stat

(c) 2003 EPO. All rts. reserv.

11568221

Basic Patent (No, Kind, Date): JP 5335482 A2 931217 (No. of Patents: 002>

MULTILAYER SEMICONDUCTOR INTEGRATED CIRCUIT HAVING THIN FILM TRANSISTOR (English)

Patent Assignee: SEMICONDUCTOR ENERGY LAB

Author (Inventor): YAMAZAKI SHUNPEI; TAKEMURA YASUHIKO

IPC: *H01L-027/00; H01L-021/268; H01L-027/12; H01L-029/784

CA Abstract No: 120(16)206705P

Derwent WPI Acc No: C 94-029605

JAPIO Reference No: 180161E000001

Language of Document: Japanese

. Patent Family:

Patent No Kind Date Applic No Kind Date

JP 5335482 A2 931217 JP 92164303 A 920529 (BASIC)

JP 2742747 B2 980422 JP 92164303 A 920529

Priority Data (No, Kind, Date):

JP 92164303 A 920529